Navigation

    OpenASIC
    • Register
    • Login
    • Search
    • Categories
    • Recent
    • Tags
    • Popular
    • Users
    • Groups
    • Search
    1. Home
    2. bo
    3. Posts
    B
    • Continue chat with bo
    • Start new chat with bo
    • Flag Profile
    • Block User
    • Profile
    • Following
    • Followers
    • Topics
    • Posts
    • Best
    • Groups

    Posts made by bo

    • H.265 Encoder FPGA Demo System 演示系统架构

      FPGA Demo System 演示系统架构

      系统架构图 System Architecture

      0_1482396184520_h265enc_fpga.jpg

      采用两块FPGA开发板

      • SoCKit开发板:集成ARM CPU、以太网、Linux操作系统,作为主控制器使用
      • TR4开发板:烧录H.265 Encoder硬件代码,并集成DVI图像输入端接口

      上述两块开发板采用HSMC连线连接

      基本工作流程 Basic Working Flow

      1. 视频从DVI口输入(TR4开发板)
        Video input from DVI port (TR4)
      2. H.265 Encoder (TR4开发板)进行视频编码
        H.265 Encoder encoding video (TR4)
      3. ARM CPU(SoCKit开发板)进行Header加载
        Add PPS, SPS, Slice Header by ARM CPU (SoCKit)
      4. ARM CPU(SoCKit开发板)完成RTSP网络打包,并发送给客户端PC主机
        Packing video stream to RTSP by ARM CPU (SoCKit), send it to client PC
      5. 客户端PC主机用VLC播放器进行解码播放
        The client PC decode bitstream and display it by VLC player.
      posted in 新闻文档 | News & Documents
      B
      bo
    • H.265/HEVC Encoder IP Architecture 系统架构

      H265enc V1.0 System Architecture 系统架构

      系统架构框图

      0_1482394663711_h265enc.jpg

      模块

      • TPU: 一个外置的主控制器,可做码率控制,Header添加等(目前1.0版本代码未包括)
      • Coarse Motion Estimation: 粗粒度运动估计(软硬件实现方案皆可)
      • Fine Motion Estimation: 细粒度运动估计,包括IME(Full Search),FME(Full Search)
      • Pre Intra Prediction;粗粒度Intra预测(软硬件实现方案皆可)
      • Post Intra Prediction: 细粒度Intra预测(支持All Intra Mode)
      • Transform&Quantization: 4/8/16/32全模式DCT/IDCT,量化计算
      • CABAC:熵编码
      • SAO:SAO
      • DB:块滤波

      接口

      目前的代码顶层是h265core,需要自行封装AXI, APB接口

      码率控制

      可集成一个轻量级的MCU,比如MIPS、ARM M0进来即可

      Slice Header,SPS,PPS

      由主处理器或者内置集成轻量级MCU用软件方法产生,目前的H265core仅仅产生每个LCU的bitstream,方便用户根据自己需求来选择加入Header方案。

      posted in 新闻文档 | News & Documents
      B
      bo
    • VIP Lab (Video Image Processing Lab) @ Fudan University

      VIP 实验室

      复旦大学VIP实验室由范益波教授(Prof. Yibo Fan)创建,实验室专注于从事下一代视频、图像硬件处器研究,包括超高清视频编码器(H.264/H.265 Video Encoder IP),图像去雾(Dehazing)处理器,双目视觉处理器(Stereo Matching)等。

      • 实验室网站 http://viplab.fudan.edu.cn

      关注我们

      微信公众号: OpenASIC
      img

      posted in 新闻文档 | News & Documents
      B
      bo
    • H.265 Video Encoder IP RTL Simulation 方法

      RTL Simulation 方法

      文件结构

      .
      |-- rtl
      |   |-- cabac
      |   |-- db
      |   |-- enc_defines.v
      |   |-- fetch
      |   |-- fme
      |   |-- h265core.v
      |   |-- ime
      |   |-- intra
      |   |-- mc
      |   |-- mem
      |   |-- pre_i
      |   |-- top
      |   `-- tq
      `-- sim
          `-- h265core
      

      Modelsim

      # go to simulation directory
      cd ./sim/h265core
      # run simulation
      ./vsim.run
      

      NCsim

      # go to simulation directory
      cd ./sim/h265core
      # run simulation
      ./make ncsim
      

      Simulation result

      *** CHECK TOP ! ***
      
                       fime auto check is on
                       fme auto check is on
                       mvd auto check is on
                       db auto check is on
                       fetch auto check is on
                       bs auto check is on
      
      *** TEST P FRAMES ! ***
      
              at 00000600, Frame Number = 00, mb_x_first = 00, mb_y_first = 00
              at 00050065, Frame Number = 00, mb_x_first = 01, mb_y_first = 00
              at 00091015, Frame Number = 00, mb_x_first = 02, mb_y_first = 00
              ...
      		...
      		...
              at 10594605, Frame Number = 07, mb_x_first = 01, mb_y_first = 00
              at 10637335, Frame Number = 07, mb_x_first = 02, mb_y_first = 00
              at 10649965, Frame Number = 07, mb_x_first = 00, mb_y_first = 00
      
      *** TEST I FRAMES ! ***
      
              at 10660075, Frame Number = 00, mb_x_first = 00, mb_y_first = 00
              at 10778975, Frame Number = 00, mb_x_first = 01, mb_y_first = 00
              at 10876295, Frame Number = 00, mb_x_first = 02, mb_y_first = 00
      		...
      		...
      		...
              at 40551735, Frame Number = 09, mb_x_first = 06, mb_y_first = 03
              at 40638475, Frame Number = 09, mb_x_first = 00, mb_y_first = 00
              at 40680215, Frame Number = 10, mb_x_first = 00, mb_y_first = 00
      
      
      *** CHECK FNISHED ! ***
      
      Simulation complete via $finish(1) at time 40682215 NS + 0
      ./tb_top.v:578     $finish ;
      
      posted in 新闻文档 | News & Documents
      B
      bo
    • H265 Video Encoder RTL IP Core [Version 1.0]

      H265 Video Encoder RTL IP Core V1.0

      Feature List

      HEVC/H.265 Main Profile
      YUV 4:2:0
      Bitdepth 8
      4K@30fps, 400MHz
      GOP: I/P
      CU: 8x8~64x64
      PU: 4x4~64x64
      TU: 4x4/8x8/16x16/32x32
      1/4 Sub-pixel
      Search range 32
      All 35 Intra prediction mode
      CABAC
      Deblocking Filter
      SAO
      Rate control: CBR/VBR (Software)

      Download

      h265enc_v1.0

      posted in 代码发布 | OpenASIC Code Release
      B
      bo
    • 首款开源H.265 Video Encoder IP Core发布

      H.265 Video Encoder IP Core

      开源H.265 硬件视频编码器

      H.265 Video Encoder IP Core 是开源的H.265硬件视频编码器,实现了H.265(或叫HEVC)的大部分功能。它由复旦大学专用集成电路与系统国家重点实验室(State Key Lab of ASIC & System,Fudan University)视频图像处理器实验室(VIP Lab)范益波教授研究团队开发完成,并开放源代码。任何组织个人可以无偿使用上述代码用于研究和生产目的,VIP Lab将会持续更新并维护H.265硬件视频编码器的开发。

      基本Feature

      • HEVC/H.265 Main Profile
      • YUV 4:2:0
      • Bitdepth 8
      • 4K@30fps, 400MHz
      • GOP: I/P
      • CU: 8x8~64x64
      • PU: 4x4~64x64
      • TU: 4x4/8x8/16x16/32x32
      • 1/4 Sub-pixel
      • Search range 32
      • All 35 Intra prediction mode
      • CABAC
      • Deblocking Filter
      • SAO
      • Rate control: CBR/VBR (Software)

      关于VIP Lab

      复旦大学VIP实验室专注于从事下一代视频、图像硬件处器研究,包括超高清视频编码器(H.264/H.265 Video Encoder IP),图像去雾(Dehazing)处理器,双目视觉处理器(Stereo Matching)等。
      实验室网站 http://viplab.fudan.edu.cn

      代码下载

      http://www.openasic.org/topic/6/h265-video-encoder-rtl-ip-core-version-1-0

      关注我们

      微信公众号: OpenASIC
      img

      posted in 新闻文档 | News & Documents
      B
      bo
    • 1
    • 2
    • 5
    • 6
    • 7
    • 8
    • 9
    • 9 / 9