0_1629349150915_H264 ENCODER RTL V2.0仿真及FPGA教程_v2.pptx

Descripton

A tiny software to translate bit-stream from RTL (ASCII text) to h264 bit-stream (binary)

input ASCII text format

/test/bs_416x240_g5_f10_q27.dat (exmaple)
@0 -- frame number 0, added manually
XX -- bit stream byte generated by RTL testbench
XX
XX
....
@1
XX
XX
XX
....

output bitstream

/test/bs.264

run

/test/bs2h264.exe

download

0_1629349087470_bs2h264_v1.0.zip

http://openasic.org/topic/45/bs2hevc?_=1605587114608&loggedin=true
请看这个软件

IP SoC China 2020
网址：https://www.design-reuse-embedded.com/ipsocdays/ipsocdays2020/china2020/welcome.jsp

视频地址：
https://www.design-reuse-embedded.com/ipsocdays/ipsocdays2020/china2020/video.jsp?k=Yibo%2BFan

优酷地址：
https://v.youku.com/v_show/id_XNDg0NzA1MzE1Mg==.html?spm=a1z3jc.11711052.0.0&isextonly=1

@lunning 3.0目前还在内部开发，开源时间未定。

@cao 网址改了： http://viplab.fudan.edu.cn

这一版本没有实现RDO功能。
RDO在我们内部规划的3.0版本中有的

这个我们未来会整理一个更详细的使用说明文档。
目前你可以参考testbench的接口设计方法来做

未来我们会推出开源版的FPGA实例，可以包括AXI总线接口、软件驱动程序，简单的Demo等

@Giljohn 这个代码不包括编码器外围电路（总线接口，地址管理，Buffer缓存等），enc_top仅仅是编码器核心IP的顶层。如果需要在FPGA上运行，需要自行封装AXI总线接口。