图片传不上来，我从uart打印了包头。请您看看，这是udp里面的数据头部，每4个字节一组。

1..2..3..4..00650621 cnt:187 :0xF8E223600x0080F838
SPS: 80E0FC8F_00914B50_00000000_6742C028_9A7403C0_113F2C20_00000300_20000006_51E30654_
PPS: 80E0FC90_00914B50_00000000_68CE0489_C8000000_
padding + BS[0..3] 8060FC91_00914B50_00000000_1C888020_01000000_
m: 0 + BS[x..x] 8060FC92_00914B50_00000000_1C088020_01000000_
last + BS[0..3] 80E0FE74_00914B50_00000000_1C488020_01000000_

没仔细看源码，除非他的代价计算不是速率失真最优，否则比特R数量考虑的话，不应该的

请问，demo的内核没有正常启动，是uboot没有设置正确么？

后面发现1080P的尺寸要配置成１９２０ｘ１０８８（c model、testbench）跑ＲＴＬ仿真才可以通过，跑４Ｋ的配置成3840x2160及3840x2176都不行

@yfor 1920x1088有RTL仿真过可以吗？

1080p解码出来是1920x1106；
720p用Elecard StreamEye Tool播放会变成1080x240，JM86解码出来的也一样；用open asic上的解码器可以解码；可能是兼容性不好或者是工具、软件版本太老导致；
640x360应该是格式不支持，用Elecard StreamEye Tool可以播放但是播放成416x240

@wjl3258
看如下网址：
https://blog.csdn.net/yangyuf012/article/details/81277027?ops_request_misc=&request_id=&biz_id=102&utm_source=distribute.pc_search_result.none-task-blog-SOBAIDUWEB-0

@lunning 3.0目前还在内部开发，开源时间未定。

@cao 网址改了： http://viplab.fudan.edu.cn

我发了pull request，请查收

这个我们未来会整理一个更详细的使用说明文档。
目前你可以参考testbench的接口设计方法来做

未来我们会推出开源版的FPGA实例，可以包括AXI总线接口、软件驱动程序，简单的Demo等

@99tdcq 你好，改IP的原因是因为：我们PYNQ上的驱动编码器的代码里面限定了接受码流的机器的IP地址，因此改PYNQ的IP地址是为了让PYNQ和接受码流的机器在同一个局域网里面，方便网络传输。