Update to bs2hevc_v1.1

• add command line options. type "-help" for more information

@deadline PPT在这里：http://openasic.org/topic/32/2017-1-13-ic-caffe线下研讨会ppt文档

A tiny software to translate bit-stream from RTL (ASCII text) to hevc bit-stream (binary)

input ASCII text format

/test/bs_g5_416x240_f10.dat (exmaple)
@0 -- frame number 0, added manually
XX -- bit stream byte generated by RTL testbench
XX
XX
....
@1
XX
XX
XX
....

output bitstream

/test/bs.hevc

run

/test/vs2010.exe

download

http://openasic.org/topic/45/bs2hevc

关注我们

微信公众号：OpenASIC

已经做好了，请到代码下载区下载吧

A tiny software to translate bit-stream from RTL (ASCII text) to hevc bit-stream (binary)

input ASCII text format

/test/bs_g5_416x240_f10.dat (exmaple)
@0 -- frame number 0, added manually
XX -- bit stream byte generated by RTL testbench
XX
XX
....
@1
XX
XX
XX
....

output bitstream

/test/bs.hevc

run

/test/vs2010.exe

download

bs2hevc

关注我们

微信公众号：OpenASIC

H.264 Video Encoder IP Core

开源H.264 硬件视频编码器

H.264 Video Encoder IP Core 是开源的H.264硬件视频编码器，实现了H.264的大部分功能。它由复旦大学专用集成电路与系统国家重点实验室（State Key Lab of ASIC & System，Fudan University）视频图像处理实验室（VIP Lab）范益波教授研究团队开发完成，并开放源代码。任何组织个人可以无偿使用上述代码用于研究和生产目的，VIP Lab将会持续更新并维护H.264硬件视频编码器的开发。

基本Feature

• H.264 Baseline & Main Profile
• YUV 4:2:0
• Bitdepth 8
• FHD@30fps, 50MHz
• GOP: I/P
• MB: 16x16
• 1/4 Sub-pixel
• Search range 16
• All 13 Intra prediction mode
• CABAC
• CAVLC
• Deblocking Filter
• ROI Coding
• Rate control: CBR/VBR (Software)

关于VIP Lab

复旦大学VIP实验室专注于从事下一代视频、图像硬件处器研究，包括超高清视频编码器（H.264/H.265 Video Encoder IP），图像去雾（Dehazing）处理器，双目视觉处理器（Stereo Matching）等。
实验室网站 http://viplab.fudan.edu.cn

代码下载

http://www.openasic.org/topic/42/h264-video-encoder-rtl-ip-core-version-1-0

关注我们

微信公众号： OpenASIC

@J.luo H.264 Encoder发布了，请到代码下载中下载 ：）

H264 Video Encoder RTL IP Core V1.0

Feature List

H.264 Baseline and Main Profile
YUV 4:2:0
Bitdepth 8
FHD@30fps, 50MHz
GOP: I/P
MB: 16x16
1/4 Sub-pixel
Search range 16
All 13 Intra prediction mode
CABAC
CAVLC
Deblocking Filter
Rate control: CBR/VBR (Software)
ROI Coding

Download

h264enc_v1.0

职位描述：

1. 熟悉Altera Xilinx FPGA调试、熟悉图像类接口
2. 熟悉RTL设计，熟悉SoC设计
3. 有一定的嵌入式软件基础
4. 有视频、图像基础，有过视频、图像类FPGA项目经验

该职位受聘于复旦大学微电子学院，属于全职工程师系列。
后期主要从事视频图像类研究与开发工作。

有意向的同学，请与我联系： fanyibo@fudan.edu.cn

我最近再让一个学生做一个程序，将RTL输出数据添加头信息，输出二进制比特流，已经快完成了。

这个是mode decision. 后面写在另外一个模块里了，没放在md模块里面

@bytree1 目前sao没支持edge， LCU只能是64的 32的没支持，帧压缩没支持

@shane 马上会上传到代码发布里面的

@wangjiangtao ? 啥意思

@liunan 我的email fanyibo@fudan.edu.cn

@xuelijun 你要先注册后下载的

@lisely 我们用TR4上的Stratix4 530型号跑的（等效530万门）。逻辑是挺多的，zynq7020肯定跑不了

Workshop Video @ICCaffe 2017.1.13

1. Introduction: http://v.qq.com/x/page/l0366xekdyd.html
2. User Guide: http://v.qq.com/x/page/n0369fgbpcz.html
3. System Architecture: http://v.qq.com/x/page/m0369ajhrpv.html
4. Intra Predictor: http://v.qq.com/x/page/v03694j95h3.html
5. Inter Predictor: http://v.qq.com/x/page/w0369m0v8vy.html
6. DCT-Q: http://v.qq.com/x/page/v03693ig453.html
7. DB-SAO-CABAC: http://v.qq.com/x/page/q0369dv4pj9.html

关注我们

微信公众号： OpenASIC

@pilmihilmi Thank you for your suggestion.

@wxwangyan Thank you! I use nodebb for this forum. I have changed the default language to english.