@shen_lee x_total y_total 超过你要的边界, 还需要padding出边界到64的倍数
Posts made by bo
-
RE: 如果图像尺寸不是64的倍数
-
RE: 请问有没有H.264的RTL开源代码
@michelle_qq 分辨率都是可以配置的,任何分辨率都可以。 1080p@30fp 只是一个例子说明需要工作在50MHz下面, 如果工作在200MHz则可以支持4K@30fps
-
RE: 请问下这个代码可以综合成门级网表么?
@manucrespo 内部正在开发第二版, RTL的代码,FPGA和ASIC都可以实现的啊
-
开源H.264 Video Decoder IP Core发布
Brief
Model Osen Logic OSD10 h.264 decoder
Profile Baseline
Level 3.1
Input Format H.264 NAL stream
Output Format YUV4:2:0
Bitdepth 8
Slice type supported I,SI,P,SP
Entropy Coding CAVLC
Supported frme size Max: 1920x1088,Min:640x480
Supported bitrate 0 to 10Mps,No decode rate control
Max resolution and frame rate 1920x1088 @ 30fps, working at 75M
Required external memory size 32Mbyte
Memory interface data width 64bitDownload
http://openasic.org/topic/48/h-264-decoder-ip-core-rtl-code-v1-0
Thanks
Many Thanks to @eebq for sharing his code to OpenASIC
关注我们
微信公众号: OpenASIC
-
RE: 请问我能发布我的h.264 decoder RTL及testbench在这里吗
@eebq 你先建两个帖子, 一个是RTL的, 一个是Cmodel的, 我随后把这两个帖子放到代码发布下面
-
RE: 请问有没有H.264的RTL开源代码
@eebq 赞! 好的,没问题。 你可以先放上来,我随后把帖子转到“代码发布“栏目下
-
RE: 请问我能发布我的h.264 decoder RTL及testbench在这里吗
@eebq 赞! 欢迎发布, 你先放上来。我稍后把帖子挪到代码发布里面。
-
RE: bs2hevc
Update to bs2hevc_v1.1
- add command line options. type "-help" for more information
-
Bs2Hevc代码发布
A tiny software to translate bit-stream from RTL (ASCII text) to hevc bit-stream (binary)
input ASCII text format
/test/bs_g5_416x240_f10.dat (exmaple)
@0 -- frame number 0, added manually
XX -- bit stream byte generated by RTL testbench
XX
XX
....
@1
XX
XX
XX
....output bitstream
/test/bs.hevc
run
/test/vs2010.exe
download
http://openasic.org/topic/45/bs2hevc
关注我们
微信公众号:OpenASIC
-
bs2hevc
A tiny software to translate bit-stream from RTL (ASCII text) to hevc bit-stream (binary)
input ASCII text format
/test/bs_g5_416x240_f10.dat (exmaple)
@0 -- frame number 0, added manually
XX -- bit stream byte generated by RTL testbench
XX
XX
....
@1
XX
XX
XX
....output bitstream
/test/bs.hevc
run
/test/vs2010.exe
download
关注我们
微信公众号:OpenASIC
-
开源H.264 Video Encoder IP Core发布
H.264 Video Encoder IP Core
开源H.264 硬件视频编码器
H.264 Video Encoder IP Core 是开源的H.264硬件视频编码器,实现了H.264的大部分功能。它由复旦大学专用集成电路与系统国家重点实验室(State Key Lab of ASIC & System,Fudan University)视频图像处理实验室(VIP Lab)范益波教授研究团队开发完成,并开放源代码。任何组织个人可以无偿使用上述代码用于研究和生产目的,VIP Lab将会持续更新并维护H.264硬件视频编码器的开发。
基本Feature
- H.264 Baseline & Main Profile
- YUV 4:2:0
- Bitdepth 8
- FHD@30fps, 50MHz
- GOP: I/P
- MB: 16x16
- 1/4 Sub-pixel
- Search range 16
- All 13 Intra prediction mode
- CABAC
- CAVLC
- Deblocking Filter
- ROI Coding
- Rate control: CBR/VBR (Software)
关于VIP Lab
复旦大学VIP实验室专注于从事下一代视频、图像硬件处器研究,包括超高清视频编码器(H.264/H.265 Video Encoder IP),图像去雾(Dehazing)处理器,双目视觉处理器(Stereo Matching)等。
实验室网站 http://viplab.fudan.edu.cn代码下载
http://www.openasic.org/topic/42/h264-video-encoder-rtl-ip-core-version-1-0
关注我们
微信公众号: OpenASIC
-
H264 Video Encoder RTL IP Core [Version 1.0]
H264 Video Encoder RTL IP Core V1.0
Feature List
H.264 Baseline and Main Profile
YUV 4:2:0
Bitdepth 8
FHD@30fps, 50MHz
GOP: I/P
MB: 16x16
1/4 Sub-pixel
Search range 16
All 13 Intra prediction mode
CABAC
CAVLC
Deblocking Filter
Rate control: CBR/VBR (Software)
ROI CodingDownload