Posts made by bo

@魔法小鱼 赞！对于网站本身，我希望有更多的开源硬件发布在这里，希望大家贡献自己的开源项目，这个网站可以作为一个公共讨论的论坛。 对于H.265项目，后期我会组织一下模块，方便有兴趣的同学参与进来。

@crazybingo 我们实验室内部用的就是redmine

@Quenii 嗯，好的。 如有共同参与开发人员加入，一定放在github上

目前需要在Linux平台上仿真，Window下会报错，请知悉。

@zhuzhuqing0 现在还仅仅是个玩具，比不上大厂出品。需要大家协同参与啊，这样才能撼动他们

@yx9527 后面出个参考软件给大家，自己跑吧
说实话，目前曲线上结果不是太好，别期望太高哦。正在进一步改进中

@maurice Pure HW， written by Verilog HDL (RTL)

@zhuzhuqing0 C Model 后期我会出个软件给大家，方便大家使用。

@brucezhan Not FPGA, If you use 65nm, it can reach 400MHz

好的，我试试看。

目前还没有公开的版本库，我们只是在实验室内部有个版本库。
欢迎参与开发，方便的话，我们可以先联系一下。我正在考虑以什么样的一个形式来组织大家一起开发。 保持联系！

@xang 赞！找个机会聊聊，争取合作

目前性能中等一般吧，后继会陆续改进代码、添加功能。比如增加bitdepth可配置等

@Timmy 最简单的方法是自己跑个dc综合，或者FPGA综合。

目前只能放2块，一块放不下。
争取后面放到一块xilinx板子上

@Yufeng 主要是你们的贡献啊！

这个版本的，稍后给吧

关于H.265硬件IP

很多人搞不清楚本项目和x265等软件开源H.265编码器区别
简单的讲，x265是运行在CPU、DSP平台上，它是个软件，而本次开源项目是用于制作芯片、可运行于FPGA平台上的硬件。本项目采用Verilog HDL语言编写，是可综合的RTL代码，代码表述的是电路，是硬件。

开源的软件H.265编码器很多，最著名的是x265，而开源的硬件H.265编码器没有。据我孤陋寡闻，这个项目是第一个。大概是硬件开发人员太少了的缘故吧，一般人不会接触芯片开发。

关于本次开源

开源就是好玩，让更多的人有个更好玩的玩具而已，并且是免费的。

随着FPGA的普及，越来越多高性能应用需要用FPGA这种硬件平台，而不是CPU/DSP软件平台，对于视频编码这种需要极大计算能力的应用，软件是无法实时的，大家平时使用的手机芯片内部都有专门的硬件视频编解码器。没有硬件编码支持，估计现在手机还停留在只能拍照不能拍视频的阶段吧。

另外，看过代码的同学应该好奇为什么代码内部最后注释更新的都是2015年？
其实，这个项目2015年就已经完成，相关FPGA Demo也于1年多前就已经完成。
为什么迟迟不发，到现在才发？
一方面本人一直觉得代码不够好，架构还不完善，远达不到完美，过不了自己这关，觉得拿不出手，另一方面也欠缺跟其他的商业版本对比（我们也没用过商业版本，买不起），指标太差，岂不自取其辱，最后还有点拖延症因素，拖一天是一天。
那为什么现在发出来了？
直白点是拖不下去了，事情总得有个交代。算是对我本人从学术角度从事视频编码芯片研究这么多年的一个交代吧，搞了这么些年，总得有点东西拿出来反馈社会吧，碰巧今年是我的自然基金结题年，拿了纳税人的钱研究了这么些年，不出点东西怪不好意思，哪怕东西不够好 。况且确实目前的FPGA还不够好玩，大大小小的IP很多都是收费的，不像软件领域开源项目多如牛毛，硬件开源的项目确实很少，并且大多欠缺维护。

代码

开源代码只包含了核心的H.265编码器代码，懂得同学应该很容易集成总线模块和SoC系统。本实验室开发的Demo系统受限于采用了一些第三方IP，不能开源SoC总线集成的代码。相信能玩转FPGA、芯片设计的同学，应该不是问题啦。

为什么不托管到Github
首先，Github是一个软件开发者常用的分享代码网站，本项目是一个硬件IP项目，放到Github上意义不大（放个链接告诉大家有这么个东西就行）。其次，因为本项目开发团队都在一个房间里，没有外援参与，同步代码吼一声就行，如果后期有外援加入，可以考虑用一个更好的方式分享代码。

后记

这个项目本实验室一直有同学在做，东西虽然拿不出手，但本人不敢懈怠，还在努力改进中，将作为一个长期维护项目，逐步更新功能、架构。包括BitDepth扩展、集成MCU进行编码控制、更好的流水线架构、更准确的预测算法、B帧等。

感谢

这个项目陆陆续续做了好几年了，从2010年做H.264编码器、解码器开始，好多同学参与到这个项目中来，也毕业了很多优秀的毕业生，也完成了整一个自然基金的研发过程，中间还夹带了一个上海市基金的研发过程。

名单很长，但是值得回味（满满的都是美好回忆啊~~）

• 按照毕业时间先后排序
  姜英
  刘家良
  任怀鲁
  赵晋
  钟慧波
  余磊
  袁兴
  沈沙
  郭勇
  马天龙
  刘聪
  尚青
  范奕舒
  谢峥
  白宇峰
  沈蔚炜
  程魏
  陆彦珩
  黄磊磊
  江亲炜

感谢这些优秀的复旦学生以及外校交流学生的多年努力，你们是真正的实验室中坚力量，也是接下来支撑中国IC产业的栋梁。

邀请

对于这么个一般公司开发需要很多人力物力投入的项目，作为一个大学实验室很显心有余而力不足，希望有更多富有工作经验、充满学习兴趣、热爱奉献、不求金钱回报的有志青年、中年、老年码农们参与，帮助本项目改进。

让我们一起造一个大玩具

关注我们

微信公众号：OpenASIC

FPGA相关Demo 视频稍后放出

目前网站用的是126免费邮箱发送注册确认邮件，结果发现126对每天发送邮件数目有限制，导致很多注册用户无法收到确认邮件，请见谅。

后期将寻找其他邮件发送替代方案。