@bo 在modelsim/questasim中采用systemverilog语言开发基于UVM验证方法学的测试平台testbench,测试起来非常方便(可以搜索一下关于IC验证工程师的相关岗位信息)