@bo 在modelsim/questasim中采用systemverilog语言开发基于UVM验证方法学的测试平台testbench,测试起来非常方便(可以搜索一下关于IC验证工程师的相关岗位信息)
X
Save
Saving
xuweisheng
@xuweisheng
1
Reputation
2
Posts
3250
Profile views
0
Followers
0
Following
Posts made by xuweisheng
-
RE: H.265 Video Encoder IP RTL Simulation 方法
-
RE: H.265 Video Encoder IP RTL Simulation 方法
为什么不用Systenverilog、VMM和UVM等进行仿真呢