@kemberly 我们成功实现了，谢谢

@Fudh 我们用的zcu102，zynq ultrascale+，谢谢

@Fudh 暂不开源，抱歉我不能提供。如果只是确认rec.yuv是否正确，直接和.hevc解码得到的YUV对比即可。谢谢

@Fudh 您好，这个软件是我们实验室自己开发的，谢谢

@yfor debug之后发现是熵编码里面的dump_buf设置不够大，一般情况下是足够的，dump_buf是用来导出测试TV的。但是特殊情况下，输出码流比较大，超出dump_buf的大小，无法正常导出文件，所以会出现这个问题。PS：与编码过程无关

@gavinchen

1. 那些测试序列是HEVC官方序列，搜HEVC测试序列即可
2. rc相关文件不影响正常仿真
3. ime_cfg仅配置运动搜索范围、形状等参数，一般情况下可用同一套参数

@wr115946873 我们一直都是在Linux下仿真的（验证正确，如下图），没有在Windows下仿过，建议更换仿真平台或者debug enc_ctrl模块查看某一模块done_i是否未收回，并进一步debug相关模块

Linux modelsim 10c

@wr115946873 1. 并不是立刻会有输出，mb_x_first表示CTU开始编码，不是CTU编码完成，所以要等几个CTU之后才会有码流输出； 2. 对不起，我这边也没有ratecontrol相关文档

• DC with TSMC65nm under 400MHz
  

• Xilinx FPGA