H.265 Encoder FPGA Demo System 演示系统架构



  • FPGA Demo System 演示系统架构

    系统架构图 System Architecture

    0_1482396184520_h265enc_fpga.jpg

    采用两块FPGA开发板

    • SoCKit开发板:集成ARM CPU、以太网、Linux操作系统,作为主控制器使用
    • TR4开发板:烧录H.265 Encoder硬件代码,并集成DVI图像输入端接口

    上述两块开发板采用HSMC连线连接

    基本工作流程 Basic Working Flow

    1. 视频从DVI口输入(TR4开发板)
      Video input from DVI port (TR4)
    2. H.265 Encoder (TR4开发板)进行视频编码
      H.265 Encoder encoding video (TR4)
    3. ARM CPU(SoCKit开发板)进行Header加载
      Add PPS, SPS, Slice Header by ARM CPU (SoCKit)
    4. ARM CPU(SoCKit开发板)完成RTSP网络打包,并发送给客户端PC主机
      Packing video stream to RTSP by ARM CPU (SoCKit), send it to client PC
    5. 客户端PC主机用VLC播放器进行解码播放
      The client PC decode bitstream and display it by VLC player.


  • 给力,首先要先去弄两块板子再说啊



  • 目前只能放2块,一块放不下。
    争取后面放到一块xilinx板子上



  • :8ball:



  • @bo 您好,文件夹里的全部是由逻辑产生的吧? 我看基本的存储都是手写,没有用到具体的硬核IP,这样,我选择zynq7020(等效10万门asic),综合一直很难跑过去。 你们是用多大的FPGA芯片跑的呢?



  • @lisely 我们用TR4上的Stratix4 530型号跑的(等效530万门)。逻辑是挺多的,zynq7020肯定跑不了



  • 采用Stratix IV 530实现结果:ALUTs 164,886/424960;Block Memory bits 522,608/21,233,664;DSP Block 18-bit 625/1,024;



  • @070411209 解决了VIP IP问题,解决了不同FPGA型号无法映射问题;


Log in to reply
 

Looks like your connection to OpenASIC was lost, please wait while we try to reconnect.