OpenASIC
    • \[\[global:header.categories\]\]
    • \[\[global:header.recent\]\]
    • \[\[global:header.tags\]\]
    • \[\[global:header.popular\]\]
    • \[\[global:header.users\]\]
    • \[\[global:header.groups\]\]
    • \[\[global:header.search\]\]
    • Register
    • Login

    Vivado中 把H.264项目中的RTL综合后为什么显示资源超出

    Scheduled Pinned Locked Moved 问题反馈 | Comments & Feedback
    5 Posts 3 Posters 8.4k Views
    Loading More Posts
    • Oldest to Newest
    • Newest to Oldest
    • Most Votes
    Reply
    • Reply as topic
    Log in to reply
    This topic has been deleted. Only users with topic management privileges can see it.
    • H Offline
      hhyyww
      last edited by

      ![0_1695867754001_屏幕截图 2023-09-28 102158.png](Uploading 100%)
      Vivado中 把H.264项目中的RTL综合后为什么显示资源超出

      1 Reply Last reply Reply Quote 0
      • J Offline
        JingpingHong
        last edited by

        请问你是怎么综合的呢？能具体讨论一下吗？

        1 Reply Last reply Reply Quote 0
        • H Offline
          hhyyww
          last edited by

          您好，真的很抱歉因为工作原因现在才看到并回复。给您带来困扰了，对不起。
          是这样的，我是一名初学者, 之前只是跟着一些简单的例程做着学。我按照之前的例程经验，在VIVADO中添加rtl文件和lib/behave/mem里的v文件，就直接综合了。我其实是猜是不是这里的mem不该这样综合，因为我还没有添加bram IP核，所以占用了大量的LUT。

          J 1 Reply Last reply Reply Quote 0
          • J Offline
            JingpingHong @hhyyww
            last edited by

            @hhyyww 资源不够好像是正常的，他们上板我在官网上看示例视频用的是两块开发板，现在我进行仿真的时候出现问题了，INTRA仿真没问题，最后是done，但是验证INTER的时候出现问题，已知卡在第一个FRAME NUMBER 不知道你有没有相应的问题出现？

            1 1 Reply Last reply Reply Quote 0
            • 1 Offline
              1185753445 @JingpingHong
              last edited by

              @JingpingHong 我也是卡在第一个，不过我用modelsim仿真没有问题，用vivado自带的仿真会在第一个报错

              1 Reply Last reply Reply Quote 1
              • 1 / 1
              • First post
                Last post
              Copyright © 2016 OpenASIC.XinKai
              VIP Lab @Fudan University | XK Silicon